新世代全面降临!DDR3-1600内存年度评测

出处:pconline 原创 2009-12-21 10:46:49 作者:里昂、魔豚 责任编辑:chenxuhua

DDR3内存技术和内存时序

  随着处理器需要的带宽进一步提升,DDR2内存的带宽已经捉襟见肘,如何提升内存频率又成为大家重新思考的问题。受限于目前DDR2内的电气性能以及现有的制作工艺,JEDEC组织把DDR2-800定为DDR2系列的最高规格,而厂家自行推出的DDR2-1066内存已经是接近极限DDR2,加上受产能制约,价格只能高高在上。在这样的情况下,新规格的DDR3内存便顺理成章地诞生了。

  就如DDR2取代DDR内存一样,DDR3内存的出现,正是为了解决DDR2内存各种不足,因此DDR3内存的设计目标是:更高的外部数据传输率,更先进的地址/命令与控制总线的拓朴架构,在保证性能的同时将能耗进一步降低。

  为了满足这些设计要求,DDR3在DDR2的规格基础上所做的主要改进包括:把DDR2的4bit预取提升到8bit,这样DRAM内核的频率只有接口频率的1/8,DDR3-800的核心工作频率只有100MHz。采用点对点的拓朴架构,减轻地址/命令与控制总线的负担。将工作电压从1.8V降至1.5V,增加异步重置(Reset)与ZQ校准功能。

提升带宽是DDR3的重点

  从内存的发展过程来看,DDR内存每代的升级都是以提升带宽为目的,DDR3面世也是为了进一步地提升内存带宽,为将来的CPU提供足够的带宽。虽然DDR2内存也可以突破1066MHz的频率,但受限于其规格与当前工艺水平,它的良率及成本控制都不理想,造成价格一直无法降低。

  要把高带宽内存带入主流市场,以更好满足新一代CPU的要求,需要新一代的内存规格DDR3。DDR3内存的起跑频率就已经在1066MHz上了,尽管延时参数方面没法与DDR2内存相抗衡,但是将来推出的1600/2000MHz产品的内存带宽肯定大幅度抛离DDR2内存,以DDR3-1600为例,其带宽可以达到12.8GB/s,双通道内存方案则可以达到25.6GB/s的理论带宽值,更高的带宽以满足Intel/AMD新一代处理器的要求。

DDR3内存的普及速度
提高带宽是DDR3内存的重点

DDR3内存提升频率的技术

  与DDR升级到DDR2类似,DDR3内存提升接口频率的关键依然是提高预取设计位数。DDR2的预取设计位数是4Bit,也就是说DRAM内核的频率只有接口频率的1/4,所以DDR2-800内存的核心工作频率为200MHz的,而DDR3内存的预取设计位数提升至8Bit,其DRAM内核的频率达到了接口频率的1/8,如此一来同样运行在200MHz核心工作频率的DRAM内存就可以达到1600MHz的接口频率。

DDR3内存将有更低工作电压和功耗

  除了更高的工作频率,DDR3内存还实现了更低的工作电压,以及有效降低了功耗。第一代DDR内存的核心电压达到2.5V,DDR2降低到1.8V,而DDR3则进一步降低到1.5V;此外,I/O Buffer也采用低功耗设计,I/O Driver的阻值从DDR2的34欧姆降低到18欧姆。更低的工作电压有效地控制了DDR3内存的发热量,这也使得DDR3内存的可以达到更高的频率。

内存时序参数

CL
BIOS内存时序设置

tCL : CAS Latency Control(tCL)

  一般我们在查阅内存的时序参数时,如“9-9-9-24”这一类的数字序列,上述数字序列分别对应的参数是“CL-tRCD-tRP-tRAS”。这个第一个“9”就是第1个参数,即CL参数。

  CAS Latency Control(也被描述为tCL、CL、CAS Latency Time、CAS Timing Delay),CAS latency是“内存读写操作前列地址控制器的潜伏时间”。CAS控制从接受一个指令到执行指令之间的时间。因为CAS主要控制十六进制的地址,或者说是内存矩阵中的列地址,所以它是最为重要的参数,在稳定的前提下应该尽可能设低。

  内存是根据行和列寻址的,当请求触发后,最初是tRAS(Activeto Precharge Delay),预充电后,内存才真正开始初始化RAS。一旦tRAS激活后,RAS(Row Address Strobe )开始进行需要数据的寻址。首先是行地址,然后初始化tRCD,周期结束,接着通过CAS访问所需数据的精确十六进制地址。期间从CAS开始到CAS结束就是CAS延迟。所以CAS是找到数据的最后一个步骤,也是内存参数中最重要的。

  这个参数控制内存接收到一条数据读取指令后要等待多少个时钟周期才实际执行该指令。同时该参数也决定了在一次内存突发传送过程中完成第一部分传送所需要的时钟周期数。这个参数越小,则内存的速度越快。必须注意部分内存不能运行在较低的延迟,可能会丢失数据。而且提高延迟能使内存运行在更高的频率,所以需要对内存超频时,应该试着提高CAS延迟。

  该参数对内存性能的影响最大,在保证系统稳定性的前提下,CAS值越低,则会导致更快的内存读写操作。

tRCD : RAS to CAS Delay

  该值就是“9-9-9-24”内存时序参数中的第2个参数,即第2个“9”。RAS to CAS Delay(也被描述为:tRCD、RAS to CAS Delay、Active to CMD),表示"行寻址到列寻址延迟时间",数值越小,性能越好。对内存进行读、写或刷新操作时,需要在这两种脉冲信号之间插入延迟时钟周期。在JEDEC规范中,它是排在第二的参数,降低此延时,可以提高系统性能。如果你的内存的超频性能不佳,则可将此值设为内存的默认值或尝试提高tRCD值。

tRP : Row Precharge Timing(tRP)

  该值就是“9-9-9-24”内存时序参数中的第3个参数,即第3个“9”。Row Precharge Timing (也被描述为:tRP、RAS Precharge、Precharge to active),表示"内存行地址控制器预充电时间",预充电参数越小则内存读写速度就越快。tRP用来设定在另一行能被激活之前,RAS需要的充电时间。

tRAS : Min RAS Active Timing

  该值就是该值就是“9-9-9-24”内存时序参数中的最后一个参数,即“24”。Min RAS Active Time (也被描述为:tRAS、Active to Precharge Delay、Row Active Time、Precharge Wait State、Row Active Delay、Row Precharge Delay、RAS Active Time),表示“内存行有效至预充电的最短周期”,调整这个参数需要结合具体情况而定,一般我们最好设在24~30之间。这个参数要根据实际情况而定,并不是说越大或越小就越好。

  如果tRAS的周期太长,系统会因为无谓的等待而降低性能。降低tRAS周期,则会导致已被激活的行地址会更早的进入非激活状态。如果tRAS的周期太短,则可能因缺乏足够的时间而无法完成数据的突发传输,这样会引发丢失数据或损坏数据。该值一般设定为CAS latency + tRCD + 2个时钟周期。

评测工程师博客
文章导读
  • 多彩 
  • 富士 
  • 汉王 
  • 新蓝
  • 原道
  • 三诺
  • 长城
  • 技展
  • 铭鑫
  • 南亚易胜
  • 商科
  • 星宇泉
  • 昂达
  • 方正
  • 华锋e路航
  • HKC
  • 华擎
  • 磊科
  • 摩天手
  • 任e行
  • 先马
  • 讯扬
  • 映泰
  • 东芝